

Généralités sur les systèmes sur puce

Evolution : des cartes électroniques aux SoCs

Evolution


- Conception basée sur :
 - des IPs Core
 - une plate-forme

Défis

- Co-design HW/SW
- Intégration d'IP analogiques (dont RF)
- Productivité accrue
- Time to Market

Émergence de nouvelles technologies

- Une plus grande complexité
- Performances accrues
- Densité plus élevée
- Dissipation de puissance plus faible



Qu'est-ce qu'un SoC ?


SoC: Un système, plus qu'une puce

- il se compose de blocs logiques et/ou analogiques couplés à un système d'interconnexion et une suite d'outils logiciels (dont l'OS)


SoC : d'une manière plus explicite :

- Processeur / Cœurs de processeur (Un processeur devient un micro-controlleur pouvant contenir ses propres périphériques ETH, USB, SPI, I2C, CAN, ...)
- Mémoire
- Gestion de l'alimentation
- Processeurs spécialisés (DSP, CPU, GPU, IPU, TPU, VPU, ...)
- Systèmes d'**Interconnexions** sur puce (bus, réseau, etc.)
- Circuits analogiques
- Accélérateurs ou modules spécifiques (dont circuit programmables)
- Blocs **ASIC**
- **Software** – OS, Application, etc.
- **Firmware** (Microprogrammation)

SoC : Modèle général





Architecture logiciel embarqué pour la conception SoC



*MMI : graphiques, physiques, vocales ou haptiques. (Man-Machine Interface)

SoC : Exemple

Exemples de circuit avec sa forme MPSoC*





*La majorité des Socs actuels peuvent être vus comme des MPSoC

De l'ASIC au système sur puce

ASICs (Application Specific Ics) sont proches des SoC. Ils sont conçus pour exécuter une fonction spécifique pour les applications embarquées ou autres.



- Les ASICs sont fournis sous forme de bibliothèques
- Ils sont préalablement **vérifiés et testés**.

Un SOC est un circuit intégré conçu en combinant plusieurs conceptions VLSI autonomes pour fournir un circuit intégré fonctionnel **pour une ou plusieurs applications** données. Il est construit à partir de fonctions complexes sous forme de **blocs IP** destinées à diverses applications embarquées.



SoC/ASIC


- SOC ne peut pas être considéré comme un ASIC de grande taille
 - Approche architecturale avec une [réutilisation importante de conceptions](#)
 - Répond aux problèmes de **coût** et de **délai** de mise sur le marché
- La conception du SOC est nettement plus complexe
 - Optimisations inter-domaines nécessaires
 - La réutilisation d'IPs core augmentera la productivité




Familles de systèmes sur puce

Microcontrôle

STM32L475x




Microcontrôleur et radio : composante analogique




[ATmega128RFA1](#)

Dans certains FPGAs




Zynq 7000 de Xilinx (AMD)




Cyclone V - Altera (Intel)

Les processeurs de PC




SBC - Raspberry 4



[Intel Core i7](#)

Broadcom BCM2711 - Raspberry 4

Vision - IA




NXP S32V2


APEX : Advanced Processing Engine for vision — c'est un accélérateur matériel dédié à la vision par ordinateur et l'IA, conçu par NXP.

Considérations technologiques - Photolithographie

Transistor MOS




Logique CMOS




Fabrication

- Dessins de masques (GDSII: *Graphie Data System*)




Layout d'un inverseur



Une architecture SoC typique

Multi-bus



core (cœur) = unité complète et autonome capable d'exécuter des instructions de manière indépendante.


SoC – Système d'interconnexion

L'intercommunication entre l'ensemble des composants peut être effectuée par la transmission de messages ou via une mémoire partagée.

- **Le partage de mémoire nécessitera: Bus partagé**
 - * Large Multiplexage
 - * Cohérence du cache
 - * Non évolutif
- **Transmission de message: NOC - Network-on-Chip**
 - * Évolutif
 - * Nécessite des transactions pour le transfert de données
 - * Charge/Coût supplémentaire liée à l'inter communication

Noc -> Globally Asynchronous Locally Synchronous

Du bus vers les réseaux



- **Changement de paradigme architectural**

Remplacement des fils d'interconnexion par une architecture réseau

- **Changement de paradigme d'utilisation:** échanges sous formes de paquets

- **Changement de paradigme organisationnel**


- Les briques de d'intercommunications retirés aux concepteurs de blocs logiques

Création d'une nouvelle discipline, une nouvelle responsabilité en matière d'infrastructure réseau

Noc -> Globally Asynchronous / Locally Synchronous


Interfaçage des IP Core

Modèle d'un noeud (Network on Chip)



Interfaçage des IP Core

Intercommunication entre nœuds (Network on Chip)



Systèmes d'interconnexion existants

bus name	bus owner	status [Open Standard/ Licensed]	version	year
→ AMBA	ARM	OS	Rev. 2.0	1999
→ Avalon	Altera Corporation	OS	1.3	2005
→ CoreConnect	IBM	OS	2.9 (32 bit PLB)	2001
			3.5 (64 bit PLB)	2001
			4.6 (128 bit PLB)	2004
			2.1 (OPB)	2001
			2.9 (DCR)	2000
→ Wishbone	OpenCores	OS	Rev. B.3	2002
SiliconBackplane	Sonics	L	III	2002
CoreFrame	Palmchip Corporation	L	Rev. 1,01	2002
Marble	The Uni. of Manchester	n/a	n/a	1999
PI bus	OMI	OS	Rev. 0.3d	1996
hline OCP	OCP-IP	OS	Rev. 2.1	2005
hline CVI	VSIA	OS	Rev. 2.0	n/a

Soc - Les défis

- **Time-to-market**
 - Accélération de la feuille de route des processus
 - Besoins et demandes de plus en plus importantes : consommerisation d'appareils électroniques
- **Maitriser la complexité de la technologie du Silicium**
 - Processus hétérogènes
 - Milliards de transistors : diaphonie, retards de propagation, coûts des masques, ...
- **Complexité de la conception**
 - CPUs, DSPs, HW/SW, Piles protocolaire, RTOS,
IP numériques/analogiques, interconnexion sur puce
 - Architecture de niveau système

Comment maîtriser leurs complexités ?

- Utiliser un **environnement adapté**
 - Des composant préconçus (**IP reuse**)
 - Une plateforme (architecture reuse)
- **Partitionnement** judicieux
 - Basé sur distribution judicieuse des fonctions
 - Matériel et logiciels
- **Modélisation**
 - À différents niveaux
 - Cohérence
 - Qualité

Notion d'IP core

- Construction prédéfinie, **conçue/vérifiée** et réutilisable pour un système sur puce
- Classification
 - **Foundation** IP (cell library, gate array)-> bibliothèque de portes logiques standard
 - **Standard** IP (MPEG2/4, JPEG, USB, IEEE 1394, PCI...) (implémentent des normes industrielles bien connues)
 - **Star** IP (ARM, MIPS, Rambus, ...)
- Caractéristiques
 - Modélisation à différents niveaux
 - Personnalisable, configurable

IP: Intellectual Property Cores

Dédiés à la conception, les IP core peuvent être classés en trois types:

Soft IP cores : sont généralement des descriptions en HDL (VHDL/Verilog, ...). Ces cœurs sont flexibles et reconfigurables. Cependant, ils doivent être synthétisés et vérifiés par l'utilisateur avant leurs intégrations (**RTL Level**). (Ex. Votre description HDL)

Firm IP cores : offrent l'avantage à la fois les propriétés de haute performance et d'optimisation des Hard IP cores et de la flexibilité Soft Cores. Ces cœurs sont fournis sous forme **de netlists** (**gate Level circuit netlist**).

Hard IP cores : sont des mises en page matérielles utilisant des **bibliothèques de conception physique**. Leur intégration est simple et facile. Cependant, ils dépendent de la technologie et donc, manquent de flexibilité (**mask Level**). (boîte noire – protection intellectuelle/propriétaire)

Quelques exemples d'IPs core


Category	Intellectual Property
Processor	ARM7, ARM9, and ARM10, ARC
Application-Specific DSP	ADPCM, CELP, MPEG-2, MPEG-4, Turbo Code, Viterbi, Reed Solomon, AES
Mixed Signal	ADCs, DACs, Audio Codecs, PLLs, OpAmps, Analog MUX
I/Os	PCI, USB, 1394, 1284, E-IDE, IRDA
Miscellaneous	UARTs, DRAM Controller, Timers, Interrupt Controller, DMA Controller, SDRAM Controller, Flash Controller, Ethernet 10/100 MAC

Plateforme


- Une structure de bus entièrement définie et une collection de blocs IP
- Une méthodologie de conception pour soutenir la fonctionnalité de «Plug and Play»
- La définition d'une plateforme est le résultat d'un processus de compromis impliquant :
 - la réutilisabilité (Programmabilité et re-configurabilité)
 - l'optimisation des coûts et des performances

Plateforme

Conception de référence




Conception dérivée



Exemples : Intel - Platform Designer (ex-Qsys) , Xilinx - Vivado IP Integrator
Synopsys Platform Architect, Cadence Stratus, ARM Corstone, ...

Evolution -> CHIPILET



C4 = Controlled Collapse Chip Connection (Connexion de puce à affaissement contrôlé)

Contrairement au SoC, le Chiplet est un **multi-SoC** sur package :

- décomposée en différentes unités de calcul ou unités fonctionnelles dès le début de la conception,
- chaque unité fonctionnelle peut avoir **sa propre finesse de gravure et son matériau propre**,
- chaque unité est fabriquée séparément en utilisant la technologie semi-conducteur la plus appropriée,
- interconnexions grâce à une technologie d'encapsulation puis intégrées et conditionnées dans un chipset au niveau système.

Evolution : CHIPILET

L'adoption de la technologie chiplet présente plusieurs avantages clés :

1. Performances et consommation d'énergie optimisées :

Les chiplets peuvent être **optimisés** pour leurs fonctions et technologies spécifiques, améliorant ainsi les performances et l'efficacité énergétique du SoC. Leur interconnexion plus rapprochée réduit la latence et la consommation d'énergie des interconnexions.

2. Coûts de fabrication réduits :

Les chiplets peuvent être fabriqués à l'aide de différents procédés de gravure, et fonderies, ce qui réduit les coûts et les risques liés à la production de puces complexes de grande taille. **Leur réutilisation dans différents SoC accroît le retour sur investissement et accélère la mise sur le marché.**




3. Flexibilité et évolutivité accrues :

L'ajout ou la suppression de chiplets permet d'ajuster facilement les fonctionnalités et les performances du SoC. Leur mise à jour ou leur remplacement n'affecte pas le reste du SoC, favorisant ainsi une **innovation plus rapide et une meilleure adaptation à l'évolution du marché.**

4. Intègre la conception de Socs originelle

Evolution : CHIPILET – Mémoire HBM (Mur mémoire)


(High Bandwidth Memory) s



Electronic System Level (ESL) design


Évolution des niveaux d'abstraction

2020s: The Age of Chiplets




Multi-core SW virtual components

2020s: The Age of Chiplets



Virtualisation


Platform with IP reuses




Register-transfer-level model

```
module fz(a,b,c,d,e,Z);
input a,b,c,d;
output Z;
assign Z =
  ~(d|(!d&C))|(d&e));
endmodule
```

Gate-level model



Transistor model



abstract

cluster

SW models

OS/Drivers

MCU

DSP

On Chip Bus

IP

IP

IP

abstract

cluster

SW tasks

SW adaptor

MCU core

HW adaptor


On Chip Network

HW adaptor

IP's

RISC-V Optimized OS / Firmware

HW Driver for NPU Cluster




2010+

2026+

Software-Defined Everything & Cloud-Native Silicon Abstraction


Évolution des niveaux d'abstraction

2020s: The Age of Chiplets




Multi-core SW virtual components

2020s: The Age of Chiplets



Virtualisation


Platform with IP reuses




Register-transfer-level model

```
module fz(a,b,c,d,e,Z);
input a,b,c,d;
output Z;
assign Z =
  ~(d|(!d&C))|(d&e));
endmodule
```

Gate-level model



Transistor model



abstract

cluster

SW models

OS/Drivers

MCU

DSP

On Chip Bus

IP

IP

IP

abstract

cluster

SW tasks

SW adaptor

MCU core

HW adaptor


On Chip Network

HW adaptor

IP's

RISC-V Optimized OS / Firmware

HW Driver for NPU Cluster




2010+

2026+


Software-Defined Everything & Cloud-Native Silicon Abstraction

Evolution des niveaux d'abstraction ...


Cloud Native Silicon Abstraction




SoC : Flot de conception



Flot de conception de SoC



Langage de modélisation : tendances



Ouvrages de référence

1. System on Chip (SOC) Architecture - A Practical Approach, By Veena S. Chakravarthi, Shivananda R. Koteswarar · 2023
2. M. Wolf, Computer as Components: Principles of Embedded Computing System Design, 3rd or 4th edition Morgan Kaufmann-Elsevier Publishers 2012, 2016 ISBN 978-0-12-388436-7, ISBN 97801280538741.
3. Michael J. Flynn, Wayne Luk, Computer System Design: System on Chip, John Wiley and Sons Inc. 2011, ISBN 978-0-470-64336
4. SystemC: From the Ground Up, 2nd Edition, D.C. Black, J Donovan, B. Bunton, A. Keist, Springer 2010, ISBN 978-0-387-69958-5.
5. On-Chip Communication Architectures, System on Chip Interconnect, S. Pasricha and N. Dutt, Morgan Kaufmann-Elsevier Publishers 2008, ISBN 978-0-12-373892-9.
5. Embedded Core Design with FPGAs, Z. Navabi, McGraw-Hill 2007, ISBN 978-0-07-147481-8 ISBN 0-07-147481-1.

Cours adapté de : <http://www.ee.ryerson.ca/~courses/coe838/>